ASIC Design and Synthesis: RTL Design Using Verilog - Vaibbhav Taraate - Livres - Springer Verlag, Singapore - 9789813346444 - 8 janvier 2022
Si la couverture et le titre ne correspondent pas, le titre est correct.

Vaibbhav Taraate
ASIC Design and Synthesis: RTL Design Using Verilog 2021 edition

Prix
€ 131,49

Commandé depuis un entrepôt distant

Livraison prévue 28 janv. - 5 févr.

Nos clients disent :

Politique de retour de 14 jours conformément à la loi européenne sur la protection des consommateurs
Meilleur classement sur Trustpilot
Ajouter à votre liste de souhaits iMusic

Également disponible en tant que :

This book describes simple to complex ASIC design practical scenarios using Verilog. It also covers architecture design strategies, multiple clock domain designs, low-power design techniques, DFT, pre-layout STA and the overall ASIC design flow with case studies.

330 pages, 184 Illustrations, color; 127 Illustrations, black and white; XXI, 330 p. 311 illus., 184

Médias Livres     Paperback Book   (Livre avec couverture souple et dos collé)
Validé 8 janvier 2022
ISBN13 9789813346444
Éditeurs Springer Verlag, Singapore
Pages 330
Dimensions 150 × 220 × 10 mm   ·   494 g

Plus par Vaibbhav Taraate

Afficher tout

Voir tous les Vaibbhav Taraate ( par ex. Paperback Book et Hardcover Book )