ASIC Design and Synthesis: RTL Design Using Verilog - Vaibbhav Taraate - Livres - Springer Verlag, Singapore - 9789813346413 - 7 janvier 2021
Si la couverture et le titre ne correspondent pas, le titre est correct.

ASIC Design and Synthesis: RTL Design Using Verilog 2021 edition

Prix
€ 185,99

Commandé depuis un entrepôt distant

Livraison prévue 6 - 14 janv. 2026
Les cadeaux de Noël peuvent être échangés jusqu'au 31 janvier
Ajouter à votre liste de souhaits iMusic

Également disponible en tant que :

This book describes simple to complex ASIC design practical scenarios using Verilog. It also covers architecture design strategies, multiple clock domain designs, low-power design techniques, DFT, pre-layout STA and the overall ASIC design flow with case studies.


330 pages, 184 Illustrations, color; 127 Illustrations, black and white; XXI, 330 p. 311 illus., 184

Médias Livres     Hardcover Book   (Livre avec dos et couverture rigide)
Validé 7 janvier 2021
ISBN13 9789813346413
Éditeurs Springer Verlag, Singapore
Pages 330
Dimensions 150 × 220 × 20 mm   ·   671 g

Plus par Vaibbhav Taraate

Afficher tout