Faites connaître cet article à vos amis:
SystemVerilog for Hardware Description: RTL Design and Verification Vaibbhav Taraate 2020 edition
SystemVerilog for Hardware Description: RTL Design and Verification
Vaibbhav Taraate
This book introduces the reader to FPGA based design for RTL synthesis. The book builds the story from basic fundamentals of FPGA based designs to advance RTL design and verification concepts using SystemVerilog.
252 pages, 95 Illustrations, color; 9 Illustrations, black and white; XXI, 252 p. 104 illus., 95 ill
| Médias | Livres Paperback Book (Livre avec couverture souple et dos collé) |
| Validé | 11 juin 2021 |
| ISBN13 | 9789811544071 |
| Éditeurs | Springer Verlag, Singapore |
| Pages | 252 |
| Dimensions | 233 × 156 × 18 mm · 432 g |
Plus par Vaibbhav Taraate
Afficher toutVoir tous les Vaibbhav Taraate ( par ex. Paperback Book et Hardcover Book )
Les cadeaux de Noël peuvent être échangés jusqu'au 31 janvier