Verification by Error Modeling: Using Testing Techniques in Hardware Verification - Frontiers in Electronic Testing - Katarzyna Radecka - Livres - Springer-Verlag New York Inc. - 9781441954022 - 7 décembre 2010
Si la couverture et le titre ne correspondent pas, le titre est correct.

Katarzyna Radecka
Verification by Error Modeling: Using Testing Techniques in Hardware Verification - Frontiers in Electronic Testing Softcover reprint of the original 1st ed. 2003 edition

Prix
€ 97,49

Commandé depuis un entrepôt distant

Livraison prévue 30 juil. - 7 août
Recevez une notification pour les nouvelles sorties de Katarzyna Radecka

Nos clients disent :

Politique de retour de 14 jours conformément à la loi européenne sur la protection des consommateurs
Meilleur classement sur Trustpilot
Ajouter à votre liste de souhaits iMusic

Pas encore évalué

Également disponible en tant que :

Although there are no widely adhered standards for a design flow, most companies have their own established practices, which they follow closely for in-house design processes. In practice, initial phases of preparing a design specification are susceptible to potential errors, as it is very difficult to grasp all the details in a complex design.

216 pages, biography

Médias Livres     Paperback Book   (Livre avec couverture souple et dos collé)
Validé 7 décembre 2010
ISBN13 9781441954022
Éditeurs Springer-Verlag New York Inc.
Pages 216
Dimensions 155 × 235 × 12 mm   ·   331 g
Langue et grammaire Anglais  

Plus d'ouvrages du même éditeur

Voir tous les Katarzyna Radecka ( par ex. Hardcover Book et Paperback Book )