Faites connaître cet article à vos amis:
Verification by Error Modeling: Using Testing Techniques in Hardware Verification - Frontiers in Electronic Testing Katarzyna Radecka 2003 edition
Verification by Error Modeling: Using Testing Techniques in Hardware Verification - Frontiers in Electronic Testing
Katarzyna Radecka
a
216 pages, biography
| Médias | Livres Hardcover Book (Livre avec dos et couverture rigide) |
| Validé | 30 novembre 2003 |
| ISBN13 | 9781402076527 |
| Éditeurs | Springer-Verlag New York Inc. |
| Pages | 216 |
| Dimensions | 155 × 235 × 14 mm · 548 g |
| Langue et grammaire | Anglais |
Plus d'ouvrages du même éditeur
Voir tous les Katarzyna Radecka ( par ex. Hardcover Book et Paperback Book )