Faites connaître cet article à vos amis:
Hierarchical Modeling for VLSI Circuit Testing - The Springer International Series in Engineering and Computer Science 1990 edition
Debashis Bhattacharya
Hierarchical Modeling for VLSI Circuit Testing - The Springer International Series in Engineering and Computer Science 1990 edition
Debashis Bhattacharya
To match this high-level circuit model, we introduce a high-level bus fault that, in effect, replaces a large number of SSL faults and allows them to be tested in parallel.
160 pages, biography
Médias | Livres Hardcover Book (Livre avec dos et couverture rigide) |
Validé | 31 décembre 1989 |
ISBN13 | 9780792390589 |
Éditeurs | Springer |
Pages | 160 |
Dimensions | 155 × 235 × 11 mm · 426 g |
Langue et grammaire | English |
Afficher tout
Plus par Debashis Bhattacharya
Voir tous les Debashis Bhattacharya ( par ex. DVD , Hardcover Book , Paperback Book et CD )