RTL modeling with SystemVerilog for simulation and synthesis using SystemVerilog for ASIC and FPGA design -  - Livres - Sutherland HDL - 9781546776345 - 10 juin 2017
Si la couverture et le titre ne correspondent pas, le titre est correct.

RTL modeling with SystemVerilog for simulation and synthesis using SystemVerilog for ASIC and FPGA design

Prix
€ 105,49

Commandé depuis un entrepôt distant

Livraison prévue 13 - 27 nov.
Les cadeaux de Noël peuvent être échangés jusqu'au 31 janvier
Ajouter à votre liste de souhaits iMusic

Pas encore évalué

Médias Livres     Book
Validé 10 juin 2017
ISBN13 9781546776345
Éditeurs Sutherland HDL
Dimensions 150 × 220 × 20 mm   ·   644 g