Logic Synthesis and Verification Algorithms - Gary D. Hachtel - Livres - Springer-Verlag New York Inc. - 9781475770360 - 18 mars 2013
Si la couverture et le titre ne correspondent pas, le titre est correct.

Gary D. Hachtel
Logic Synthesis and Verification Algorithms Softcover reprint of the original 1st ed. 1996 edition

Prix
€ 81,49

Commandé depuis un entrepôt distant

Livraison prévue 18 - 26 nov.
Les cadeaux de Noël peuvent être échangés jusqu'au 31 janvier
Recevez une notification pour les nouvelles sorties de Gary D. Hachtel

Nos clients disent :

Politique de retour de 14 jours conformément à la loi européenne sur la protection des consommateurs
Meilleur classement sur Trustpilot
Ajouter à votre liste de souhaits iMusic

Pas encore évalué

Logic Synthesis and Verification Algorithms is a textbook designed for courses on VLSI Logic Synthesis and Verification, Design Automation, CAD and advanced level discrete mathematics. Logic Synthesis and Verification Algorithms is about the theoretical underpinnings of VLSI (Very Large Scale Integrated Circuits).

596 pages, biography

Médias Livres     Paperback Book   (Livre avec couverture souple et dos collé)
Validé 18 mars 2013
ISBN13 9781475770360
Éditeurs Springer-Verlag New York Inc.
Pages 564
Dimensions 178 × 254 × 31 mm   ·   1,03 kg
Langue et grammaire Anglais  

Plus d'ouvrages du même éditeur

Voir tous les Gary D. Hachtel